FIGURE 9.44 & 9.47

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Example

6. Problem

7. Pilihan Ganda

8. Percobaan

9. Download File

Sub-Chapter 9.44  DATA BUS OPERATION & Sub-Chapter 9.47 Simplified Bus Representation

1. Pendahuluan[Kembali]

    Dalam sistem digital, banyak perangkat (seperti ADC, memori, mikroprosesor, dan register) sering perlu berbagi jalur transmisi data yang sama, yang disebut data bus. Karena banyak perangkat terhubung ke jalur yang sama, dibutuhkan mekanisme agar hanya satu perangkat yang "berbicara" (mengendalikan bus) pada satu waktu, sedangkan perangkat lain harus melepaskan diri secara elektris dari bus tersebut.

    Untuk itu digunakan IC buffer/bus driver tri-state, seperti 74HC541 (octal buffer/line driver), yang memiliki tiga kondisi output: HIGH, LOW, dan Hi-Z (high impedance). Kondisi Hi-Z inilah yang memungkinkan output IC seolah "terputus" dari bus, sehingga tidak mengganggu perangkat lain yang sedang aktif mengendalikan bus yang sama.

    Selain itu, karena satu jalur bus terhubung ke banyak gerbang/perangkat, jalur tersebut memiliki kapasitansi total (bus capacitance) yang cukup besar, yang mempengaruhi waktu transisi sinyal (rise time dan fall time) saat data dikirim melalui bus.

2. Tujuan[Kembali]

1. Memahami konsep dan prinsip kerja data bus dalam sistem digital.
2. Memahami fungsi IC 74HC541 sebagai octal bus driver tri-state yang menghubungkan output ADC ke data bus.
3. Memahami pengaruh sinyal ENABLE dan OE̅ (Output Enable) terhadap kondisi output buffer (aktif atau Hi-Z).
4. Memahami representasi sederhana (simplified representation) dari sebuah bus data multi-bit.
5. Memahami efek kapasitansi bus terhadap bentuk gelombang sinyal pada jalur data bus.

3. Alat dan Bahan[Kembali]

A. Alat

    1) Instrument

        a. Logic state

        Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan  input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya

         b. Logic Probe

            Logic probe adalah alat yang dapat menganalisa suatu rangkaian IC dengan cara menunjukkan logika keluar dari kaki pin IC tersebut.

B. Bahan

    1)  IC 74HC541

    IC 74HC541 adalah octal buffer/line driver dengan output tri-state, terdiri dari 8 buffer non-inverting yang disusun dalam 2 grup (masing-masing 4 buffer), dikontrol oleh dua pin Output Enable (OE̅1 dan OE̅2, keduanya aktif LOW). IC ini umum digunakan untuk menghubungkan output suatu perangkat (misalnya ADC) ke bus data bersama, sekaligus memberikan penyangga arus (buffering) agar bus dapat digerakkan dengan baik.

Karekteristik:

1. Karakteristik utama:
2. 8 saluran buffer non-inverting
3. Output tri-state (HIGH, LOW, Hi-Z)
4. Dua pin OE̅ aktif LOW untuk mengaktifkan output
5. Digunakan sebagai bus driver / line driver.

Pin Out :

2)  ADC

    ADC (Analog-to-Digital Converter) adalah komponen elektronik yang berfungsi mengubah sinyal fisik analog (seperti suhu, tekanan, atau suara) menjadi sinyal digital (angka biner). Ini merupakan jembatan penting yang memungkinkan komputer atau mikrokontroler (seperti Arduino atau Raspberry Pi) membaca data dari dunia nyata.

Pin Out :

4. Dasar Teori[Kembali]

A. Data Bus Operation

   Data bus adalah sekumpulan jalur konduktor paralel yang digunakan untuk mentransfer data digital antar beberapa perangkat dalam suatu sistem, seperti antara ADC, memori, dan mikroprosesor. Karena satu bus dapat digunakan bersama oleh banyak perangkat, maka setiap perangkat yang terhubung ke bus harus mampu melepaskan diri secara elektris dari bus ketika tidak sedang mengirim data, agar tidak terjadi konflik/bentrok sinyal (bus contention) dengan perangkat lain.

IC 74HC541 berfungsi sebagai bus driver yang menghubungkan 8 bit output ADC (D0–D7) ke 8-line data bus. Cara kerjanya:

1. Sinyal ENABLE dari sistem menandakan bahwa ADC memiliki data yang siap dikirim ke bus.
2. Sinyal ENABLE tersebut digabung melalui gerbang NAND untuk menghasilkan sinyal OE̅ (Output Enable, aktif LOW) pada 74HC541.
3. Saat OE̅ = LOW, seluruh buffer pada 74HC541 aktif, sehingga data D7–D1 dari ADC diteruskan (di-buffer) ke jalur data bus.
4. Saat OE̅ = HIGH, seluruh output buffer masuk ke kondisi Hi-Z (high impedance) — secara elektris terputus dari bus — sehingga tidak mengganggu perangkat lain yang mungkin sedang menggunakan bus yang sama.
5. Perhatikan bahwa D0 pada gambar terhubung langsung ke jalur bus (tidak melalui buffer tri-state), sehingga jalur ini akan selalu terbebani oleh kapasitansi bus tanpa mendapat manfaat isolasi Hi-Z, seperti ditunjukkan bentuk gelombang pada bagian bawah gambar.

B.  Simplified Bus Representation

  Karena menggambar setiap jalur individual pada bus multi-bit (misalnya 8 jalur untuk data 8-bit) akan membuat diagram sistem menjadi rumit, digunakan representasi sederhana (simplified representation), yaitu:

1. Bus digambarkan sebagai satu garis tebal tunggal (bukan 8 garis terpisah).
2. Buffer/driver yang menghubungkan beberapa jalur ke bus digambar sebagai satu simbol buffer segitiga, mewakili seluruh 8 buffer di dalam IC (misalnya 74HC541), meskipun sebenarnya terdapat 8 buffer identik yang bekerja secara paralel.
3. Titik-titik koneksi (dot) pada garis bus menunjukkan bahwa banyak jalur individual terhubung ke titik tersebut.
4. Notasi segitiga dengan simbol ∇ (atau garis miring dengan angka, misalnya "/8") sering digunakan untuk menunjukkan bahwa satu garis tersebut sesungguhnya mewakili beberapa jalur paralel (multi-bit).

5. Example[Kembali]

1.   Pada Figure 9-47, apa yang menyebabkan output 74HC541 berada pada kondisi Hi-Z?

Jawab: Ketika sinyal OE̅ bernilai HIGH (output disable), seluruh 8 buffer pada 74HC541 akan berada pada kondisi high impedance (Hi-Z), sehingga output-nya secara elektris terlepas dari jalur data bus.

2. Mengapa D0 pada Figure 9-47 menunjukkan bentuk gelombang yang berbeda (melengkung) dibanding sinyal ENABLE?

Jawab: Karena D0 terhubung langsung ke bus tanpa melalui buffer tri-state, sinyal tersebut harus mengisi/mengosongkan kapasitansi bus melalui jalur resistif, sehingga transisinya melambat (rise time/fall time), berbeda dengan sinyal ENABLE yang berbentuk kotak sempurna karena berasal dari sumber logika langsung.

3.  Apa manfaat simplified bus representation dibandingkan menggambar setiap jalur bus satu per satu?

Jawab: Simplified bus representation membuat diagram sistem digital yang kompleks menjadi lebih ringkas dan mudah dibaca, karena satu garis tebal dapat mewakili banyak jalur paralel (misalnya 8 bit) tanpa mengurangi informasi penting mengenai koneksi antar blok.

6. Problem[Kembali]

1. Jelaskan apa yang terjadi pada data bus apabila dua IC bus driver yang terhubung ke bus yang sama keduanya dalam keadaan aktif (tidak Hi-Z) secara bersamaan.

Jawab: Akan terjadi bus contention (konflik bus), di mana kedua driver saling berusaha memaksakan level logika yang berbeda pada jalur bus yang sama. Hal ini dapat menyebabkan level tegangan tidak menentu, disipasi daya berlebih, bahkan dapat merusak IC driver.

2. Gambarkan secara sederhana bagaimana 8 jalur D0–D7 dari ADC pada Figure 9-47 dapat direpresentasikan dalam bentuk simplified bus representation.

Jawab: Kedelapan jalur D0–D7 digambar sebagai satu garis tebal tunggal yang menghubungkan ADC ke satu simbol buffer segitiga tunggal (mewakili 74HC541), dengan notasi tambahan (misalnya garis miring atau angka "8") untuk menandai bahwa garis tersebut sesungguhnya terdiri dari 8 jalur paralel.

3. Mengapa jalur D0 pada Figure 9-47 sengaja digambarkan terhubung langsung ke bus (tanpa tri-state buffer) sebagai ilustrasi, dan apa risikonya dalam rangkaian nyata?

Jawab: Hal ini digambarkan untuk menunjukkan efek kapasitansi bus terhadap sinyal yang tidak dilindungi oleh buffer tri-state. Risikonya dalam rangkaian nyata adalah jalur tersebut akan selalu membebani bus (tidak dapat di-Hi-Z-kan), sehingga rentan menyebabkan bus contention apabila ada perangkat lain yang juga mengendalikan bus yang sama.

7. Pilihan Ganda

1. Kondisi output tri-state yang membuat sebuah IC seolah "terputus" dari data bus disebut...

    A. LOW

    B. HIGH

    C. Hi-Z (high impedance)

    D. Floating ground

Jawaban: C

Penjelasan: Kondisi Hi-Z membuat output buffer memiliki impedansi sangat tinggi, sehingga tidak mempengaruhi level logika pada bus meskipun secara fisik masih terhubung.

2. Pada IC 74HC541, pin OE̅ (Output Enable) bersifat...

    A. Aktif HIGH

    B. Aktif LOW

    C. Tidak berpengaruh terhadap output

    D. Hanya aktif saat clock HIGH

Jawaban: B

Penjelasan: OE̅ pada 74HC541 aktif LOW; saat LOW, output buffer aktif meneruskan data, saat HIGH output menjadi Hi-Z.

3. Dalam simplified bus representation, satu garis tebal pada diagram biasanya mewakili...

    A. Satu jalur sinyal tunggal saja

    B. Sumber daya (VCC)

    C. Beberapa jalur paralel (multi-bit) sebagai satu kesatuan

    D. Jalur ground

Jawaban: C

Penjelasan: Garis tebal pada simplified bus representation digunakan untuk menyederhanakan gambar beberapa jalur bus paralel (misalnya 8 bit) menjadi satu garis tunggal agar diagram lebih ringkas.

8. Percobaan[Kembali]

A. Prosedur

1. Buka aplikasi simulasi rangkaian digital (misalnya Proteus atau Multisim).
2. Susun komponen ADC (disimulasikan sebagai logic state 8-bit), IC 74HC541, gerbang NAND, serta 8-line data bus lengkap dengan kapasitor pembebanan pada tiap jalur seperti pada Figure 9-47.
3. Hubungkan sinyal ENABLE ke salah satu input logic state dan ke gerbang NAND, serta hubungkan output NAND ke pin OE̅ IC 74HC541.
4. Jalankan simulasi, ubah-ubah nilai ENABLE (HIGH/LOW), lalu amati kondisi output D7–D1 pada oscilloscope/logic probe.
5. Amati juga bentuk gelombang pada jalur D0 (yang terhubung langsung ke bus) dan bandingkan dengan D1 (yang melalui buffer tri-state).

B. Simulasi Rangkaian dan Prinsip Kerja

Simulasi Rangkaian :

Figure 9.44

Prinsip Kerja : 

Rangkaian ini terdiri dari tiga buah IC register 4-bit tri-state 74HC173 (U1, U2, U3) yang masing-masing menyimpan data 4-bit (D0–D3) secara independen saat sinyal CLK aktif dan input enable E1/E2 mengizinkan proses penulisan data ke dalam register; setiap register memiliki output tri-state (Q0–Q3) yang dikendalikan oleh pin OE̅1 dan OE̅2 (aktif LOW), sehingga output tersebut dapat berada pada kondisi HIGH/LOW (aktif) atau Hi-Z (terisolasi dari bus), dan karena ketiga register terhubung ke jalur data bus yang sama, maka sesuai catatan pada diagram ("Chip one register's outputs should be enabled at one time"), hanya satu register pada satu waktu yang boleh diaktifkan output-nya (OE̅ = LOW) untuk mengirimkan data tersimpannya ke bus, sementara dua register lainnya harus berada pada kondisi Hi-Z, sehingga data dari ketiga register dapat bergiliran ditransfer melalui satu jalur bus bersama tanpa terjadi konflik (bus contention).

Video Simulasi:

Figure 9.47

Prinsip Kerja : 

Rangkaian ini menggunakan ADC0808 (U2) sebagai pengubah sinyal analog ke digital 8-bit (OUT1–OUT8), yang mulai bekerja saat pin CLOCK diberi sinyal pulsa dan pin START/ALE diaktifkan untuk memulai proses konversi, sementara pin ADD A/ADD B/ADD C memilih kanal input analog mana yang akan dikonversi; hasil konversi 8-bit tersebut kemudian dikirim ke IC 74LS541 (U1) yang berfungsi sebagai octal buffer tri-state, di mana outputnya (Q0–Q7) hanya akan aktif meneruskan data ke data bus apabila pin OE̅ (Output Enable) dalam kondisi LOW — sinyal OE̅ ini sendiri dihasilkan dari keluaran inverter (U3), sehingga saat sinyal kontrol pada input inverter HIGH, outputnya menjadi LOW dan mengaktifkan buffer 74LS541 untuk mengirim data ke bus, namun sebaliknya jika LOW maka OE̅ menjadi HIGH dan seluruh output buffer masuk ke kondisi Hi-Z (terisolasi dari bus); pada jalur data bus di sisi kanan, kedelapan kapasitor C1–C8 (1nF) merepresentasikan kapasitansi parasitik bus, yang menyebabkan setiap transisi sinyal pada bus tidak berubah instan melainkan memiliki waktu naik/turun (rise time/fall time) akibat proses pengisian dan pengosongan kapasitor tersebut melalui resistansi output buffer 74LS541.

Video Simulasi:

9. Download File[Kembali]

Download Rangkaian 9.44 [klik disini]

Download Rangkaian 9.47 [klik disini]
Download Datasheet IC 74HC173 [klik disini]

Download Datasheet ADC0808 [klik disini]

Download Datasheet Logic Probe [klik disini]

Download Datasheet Logic State [klik disini]
Download Datasheet Inverter [klik disini]

Download Datasheet 74LS541 [klik disini]

Download Datasheet Kapasitor [klik disini]